Planung, Entwurf, Aufbau und Programmierung einer flexibel konfigurierbaren Evaluierungsplatine mit FPGA-Programmierung für eine Dezimationsfilterkettenarchitektur für Delta-Sigma Umsetzer. Durchführung von Messreihen mit diesem Evaluierungsboard zur Charakterisierung der ADC Architektur (Datenschnittstelle LVDS 500 MHz).
- Einarbeitung in die Signalverarbeitung von Continuous Time Multibit Sigma Delta ADCs
- Konzept, Entwurf und Aufbau einer Evaluierungsplatine (PCB) mit FPGA-Digitalteil
- Schnittstellen zu vorhandenem IMST Sigma-Delta Analogteil (55nm CMOS; Chip-on-Board) festlegen
- Anpassung von vorhandenem VHDL-Referenzcode (Dezimationsfilter) für die FPGA Implementierung (Design Umgebung AMD-Xilinx Vivado)
- Durchführung der Verifikation und FPGA Implementierung
- Funktionsnachweis anhand typischer 4-Bit Referenz-Dateneingangsströme (SNR) und Konfigurationsvorgaben (Patterngenerator)
- Messreihen im Messaufbau mit dem vorhandenen IMST Sigma Delta Analog-Chip
